Xilinx média móvel filtro no Brasil

Eu tenho uma pergunta relacionada à média contínua do valor de ADCs. A abordagem que eu usei é a média contínua de exemplo 256 amostras. O valor adcaout (mostrado no código abaixo) que recebo na minha GUI aumenta lentamente. Como um exemplo, se eu estou esperando valor 100mA, My GUI mostra 4mA, 8mA, 15mA. E depois, finalmente, depois de 2 minutos eu obter um valor estável 100mA. Eu quero ver o 100mA diretamente em minha GUI de adcaout em vez de valores de incremento e estabilizar depois de algum tempo. Outra pergunta é que, posso de alguma forma tornar este processo rápido para que eu não tenho que esperar por 3 minutos para receber estável 100 mA de adcaout. O clock clk no desenho digital abaixo é de 20 MHz. O relógio para receber valores ADC na placa FPGA é de 15 KHz. - o arquivo adc. vhd está abaixo: Seu código é modificado da seguinte forma: A saída final que eu estou vendo na minha GUI é slvvalue1 e slvvalue2 Como sobre isto: em reset (ou em qualquer outro momento se você quiser), atribua o Valor de dados para todos os elementos da matriz de palcos. Isso deve definir instantaneamente sua média para o valor atual: O exemplo abaixo mostra o código completo para uma calculadora de média móvel. Minha sugestão é que você estudá-lo até que você entenda. Em seguida, tente usá-lo em seu projeto. Finalmente, e somente depois que você tiver um circuito básico funcionando, você pode alterá-lo para satisfazer suas restrições de projeto (largura de dados, número de amostras, intervalo de números inteiros, uso de assinado vs inteiro etc.) Finalmente, se você quiser usar O código acima para manter duas médias separadas para dois sinais distintos, basta instanciar a entidade de média duas vezes: Edit: Como eu entendo de seus comentários, você pode precisar de uma entrada extra para definir a média instantaneamente para o valor de entrada atual. Neste caso, você pode usar uma entrada de carga como mostrado abaixo: answer Nov 26 13 at 15: 45Course Objetivo: Apresentar teoria, algoritmos, técnicas de design e práticas reais da implementação de algoritmos DSP e arquiteturas de comunicações digitais usando a tecnologia FPGA. Curso Estilo de apresentação: Este é um curso intensivo de 2 dias que irá educar usando um conjunto abrangente de notas sobre DSP para FPGAs. Os pontos-chave serão ministrados com derivações e detalhes técnicos fornecidos nas notas do curso para posterior auto-estudo. Após cada palestra, sessões de laboratório prático serão executadas usando hardware e software Xilinx FPGA. A entrega será de 40 aulas, 20 demonstrações e 40 laboratórios práticos usando hardware e software FPGA. Quem deve participar: Professores universitários interessados ​​em usar dispositivos Xilinx para ensino, pesquisa e desenvolvimento. Também os engenheiros analógicos, RF, digitais, DSP ou FPGAASIC que estão interessados ​​em conhecer as estratégias de design relevantes e filosofias para implementar algoritmos e aplicações em FPGAs podem achar o curso benéfico. Um fundo em alguns dos fundamentos do DSP (amostragem, quantização, domínio de freqüência, filtragem digital) é útil, mas não essencial. Notas de Curso, Hardware e Software: Todos os participantes receberão cópias impressas e eletrônicas do 8220DSP para notas FPGAs Primer8221. Esses materiais são de código aberto e estão disponíveis para que os participantes possam reutilizá-los por referência apropriada à fonte original. Professores universitários e professores com envolvimento direto no ensino do design DSP e / ou FPGA que participam do curso podem receber o hardware e software através de doação do XUP (Xilinx University Program). Objetivos de aprendizagem Compreender os aplicativos DSP atuais e relevantes para FPGAs Quando usar um FPGA ou um processador DSP - ou ambos Problemas aritméticos - Como implementar multiplica e adiciona - eficientemente O impacto (às vezes sério) de arredondamento versus truncamento Lidando com cenários de estouro e subfluxo Aritmética Avançada - Quando precisamos de raízes quadradas, divisões e mais Técnicas de projeto para minimizar comprimentos de palavras de amostra Definição e implementação de filtros eficientes FIR (resposta de impulso finito) O uso de filtros IIR (resposta de impulso infinito) no DSP para aplicações FPGA A importância do retiming, , E filtros multicanais O custo ea relevância de filtros especiais, tais como filtros CIC (cascate integrar-pente) Os requisitos e implementação de algoritmos de filtragem adaptativa A implementação de técnicas de modulação e demodulação de IF Por que e como implementar osciladores com controle numérico Técnicas para Sincronização amp digital comms sincronização recuperação Sy (DDC) DSPFPGA para implementar um transceptor QAM (Quadrature Amplitude Modulator) Como implementar eficientemente filtros multicanais para aplicações 3G Estratégias de projeto para implementação de multiplexação ortogonal de divisão de freqüência (OFDM) Usando os algoritmos QR para adaptação adaptativa Equalização e beamforming Implantação de uma camada física habilitada para FPGA para 802.16 DSP para FPGA Amplificação da tecnologia 8226 DSP para aplicações FPGA 8226 Problemas de Wordlengths - DSP no Xilinx FPGAs não é apenas 16 bits 8226 Design para aplicações de amostragem em gt 100MHz 8226 FPGA aplicações exemplos: 8226 Álgebra linear - matrizes, vetores 8226 Cálculo dos requisitos de matriz inversa e DSP Tecnologia FPGA 8226 O roteiro da tecnologia Xilinx DSP para FPGA 8226 Taxas de clock, dados Preços e taxas de amostra 8226 Bits, Slices, Configurable L Ogic Blocks e Multiplicadores 8226 Classificações de desempenho MIPs e MACs 8226 Famílias e fontes FPGA 8226 Estudo de caso - fatias de Virtex 4 e DSP48 8226 Revisão de um fluxo de design HDL do algoritmo para implementação Ferramentas para DSP para FPGA Design 8226 Trabalhando com Matlab e Simulink 8226 Xilinx System Generator 8226 Fluxo de projeto de alto nível 8211 de algoritmo para Simulink para FPGA 8226 Hardware no loop Aritmética Fundamentos 8226 2s complementar aritmética de ponto fixo 8226 Adicionadores e multiplicadores, e introduzindo. Divisão e raiz quadrada 8226 Problemas de Wordlength amp Aritmética de ponto fixo 8226 Problemas de fluxo excessivo e TruncationRounding 8226 Requisitos aritméticos complexos (reais e imaginários) para DSP 8226 O papel dos algoritmos de aproximação aritmética e CORDICs Filtragem digital para FPGAs 8226 Filtros de fases lineares simétricos Xilinx efficieny amp optimization 8226 Upsamplinginterpolation amp Downsamplingdecimation 8226 Trade-offs com wordlength, taxa de amostragem e comprimentos de filtro. 8226 Técnicas de retimização 8226 Atraso de corte para transposição e filtros sistólicos FIR 8226 Filtros de meia-banda, média móvel, filtros de pente e filtros CIC 8226 Aplicação do filtro multicanal 8226 Aplicação do filtro polifásico Filtragem adaptativa para FPGAs 8226 As questões do feedback numérico e como lidar com 8226 O algoritmo LMS (mínimos quadrados médios) 8226 Implementação e aplicação LMS 8226 O algoritmo RLS (mínimos quadrados recursivos) 8226 Implementação RLS - o algoritmo QR - Álgebra linear clássica 8226 Problemas de integridade e estabilidade numérica Sistemas QAM (Quadrature Amplitude Modulation) 8226 DSP emabled IF Arquitetura de rádio 8226 Projeto de osciladores controlados numericamente 8226 Projeto de filtros digitais de transmissão e recebimento 8226 Técnicas de recuperação de sincronismo de carrinhos e técnicas de sincronização de símbolos 8226 Constelações, rotações de fase e cenários de teste 8226 Estratégias de espalhamento de espectro e Requisitos FPGA Aplicações DSP no Nível do Sistema 8226 8226 Design de downconverter digital direto compatível com Bluetooth (DDC) 8226 Adaptação da equalização baseada em LMS para aplicações de linha fixa 8226 Algoritmo QR adaptativo para modelagem de feixe digital sem fio 8226 Projeto de filtro NCO, FIR para transmissor QAM genérico Universidade O corpo docente pode solicitar os materiais da oficina, enviando um e-mail para xupxilinxShare Esta página DSP Primer usando ISE Professores que são novos para usar FPGAs e gostaria de entender os detalhes da implementação de alta velocidade DSPdigital comunicações usando FPGAs. Princípios básicos de DSP (amostragem, domínio quantitativo, tempo-freqüência) Conhecimento de usar software de simulação DSP e / ou implementações de hardware Consciência de comunicações digitais e aplicações e problemas modernos de DSP de alta velocidade Habilidades adquiridas Após concluir este workshop, você será capaz de: Comprimentos de palavras pontuais e problemas relacionados Saiba como controlar e lidar com arredondamento, truncamento, envoltório e aritmética de saturação em FPGAs Compreender as muitas opções de implementação aritmética (para multiplicação e outras operações) Saber como projetar e trabalhar com Rotação de Coordenadas Computador Digital (CORDIC) para cálculos trigonométricos Conheça as características e arquiteturas das fatias DSP48x do Virtex e Spartan FPGAs Saiba como usar o Xilinx System Generator Simulink software para DSP design Ser capaz de executar todo o fluxo de projeto ISE software para sistemas DSP e exemplos Implementar exemplos de DSP em tempo real na placa FPGA usando inputoutput de áudio Codecs Compreender os motivos e os métodos para implementar filtros Cascading Integrator-Comb (CIC) em cascata Conheça os métodos para a implementação de Osciladores Numericamente Controlados (NCOs) Ser capaz de construir um transceptor QAM usando vários componentes FPGA essenciais Compreender como configurar a fase Visão Geral do Curso O DSP para a história do FPGA Laboratório 1: Usando as Ferramentas do Gerador do Sistema, do ISE e do ChipScope Use o Gerador do Sistema Xilinx dentro do Mathworks Simulink ambiente para implementar circuitos simples multiplyadddelay DSP e, em seguida, sintetizar, colocar e rota e inspecionar a planta de alguns projetos simples. ChipScope será usado com um exemplo rodando na placa FPGA. Considere as várias maneiras de implementar um multiplicador (DSP48, coeficiente constante, distribuído, deslocamento e adição, etc.), e também olha para os projetos de divisão, e implementações CORDIC para o cálculo De seno, cosseno, magnitude e outros cálculos trigonométricos. Filtros Digitais em FPGAs Retimização de Filtros e Métodos de Pipelining Lab 3: Projeto e Implementação de Filtro Digital Olhe para projetos de filtro em forma paralela e em série, e também várias técnicas e métodos para pipelining, implementação de filtro multicanal e geralmente implementando filtros eficientes e de baixo custo com Referência particular aos filtros de decimação e de interpolação. Os exemplos de áudio incluirão filtragem de ruído usando a placa FPGA. CIC e Filtros de Movimentação Média Laboratório 4: Implementação de Filtros CIC Implementar cadeias de filtros CIC para entender os problemas de crescimento de comprimento de palavra, amostragem de decimação, correção de droop e aplicações em front-ends de rádio (transmissores e receptores). Também implementar filtro receber cadeias com CICs, passa baixa, meia banda e outras implementações de filtro eficiente. Osciladores Numericamente Controlados (NCOs) Sincronização do Receptor NCO Laboratório 5: Desenho e Implementação do Oscilador Implementação de osciladores controlados numericamente usando métodos de tabela de consulta e definição da Faixa Dinâmica Livre Espúria (SFDR) apropriada e precisão de freqüência. Considere também os núcleos Xilinx para NCOs ou Síntese Digital Direta (DDS) e também usando osciladores baseados em CORDIC e osciladores IIR marginalmente estáveis. O modulador de amplitude em quadratura (QAM) Tx e Rx Lab 6: Projeto de Transceptor QAM Um transmissor e receptor de modulação em quadratura serão implementados para modular dados para uma portadora IF (em torno de 3MHz) e, em seguida, receber usando uma implementação de receptor em quadratura. Este laboratório integrará a implementação de NCOs, filtros digitais padrão, CICs, sincronizadores em um único projeto. Implementação de Algoritmos QR Um algoritmo QR de 5x5 (matriz) será implementado (para mínimos quadrados, solucionadores de sistemas lineares e implementações de DSP adaptativas em geral). Uma demonstração do uso do QR para a identificação do sistema será configurada no laboratório e um projeto baseado em CORDIC completo será sintetizado e colocado e encaminhado. Isso representa uma implementação de alto valor e alta complexidade. Links Rápidos